FPGA FM Stereo Tuner

FPGA FM Stereo Tuner

FPGA FM Stereo Tuner をゲット！

2012年6月23日、 FPGA FM Stereo Tuner の組み立てが完了しました。

林輝彦さん設計の FM 専用 DSP チューナ です。 (DSP : Digital Signal Processor)

[DC (ZeroIF)] [DDC] [DSP Detector] [DSP MPX] と、現在考えられる 最高水準の FM 専用チューナ です。 (DC : Direct Conversion, DDC : Digital Down Conversion)

技術的に Accuphase T-1100 (定価33万円) を超えているかも。

FPGA へのデータ書き込みは専用ケーブルが必要など敷居が高いです。これについては林さんが相談にのってくれます。私は林さんに FPGA への書き込みをお願いしてしまいました。 あくまでも林さんのご厚意なので、失礼の無いようにしましょう。

FPGA とは

大規模集積回路である LSI には大きく分類して ASIC と FPGA があります。 ASIC はカスタム LSI で、内部ロジックを決定してしまうと変更できません。 FPGA はプログラマブル LSI で、内部ロジックを何度でも自在に書き換えできます。 (LSI : Large Scale Integration, ASIC : Application Specific Integrated Circuit, FPGA : Field Programmable Gate Array)
こうであると FPGA のほうが ASIC より良いと言うことになります。確かにそうなのですが、問題はコストなのです。 FPGA は通常1万円以上の単価ですが、ASIC は高いものでも数百円の単価です。地デジチューナが特売で3千円程度で売られていますが、こういう安価な機器に FPGA を使うことはコスト面で不可能です。
FPGA 内でロジックを決定するプログラム素子に SRAM が使われます。 SRAM は揮発性メモリですから電源消失するとロジックが消えてしまいます。電源消失でロジックが消えてしまう LSI って笑い事ではないです。
FPGA では電源消失の問題を解決するために、不揮発性メモリ (フラッシュメモリ) を搭載しています。 FPGA への電源供給開始時の最初の一瞬でフラッシュメモリから SRAM にプログラミングデータをコピーしてロジックを回復します。これをコンフィグレーションと言います。
FPGA をプログラミングすると言うことは、FPGA 内フラッシュメモリにプログラムデータを書き込むと同意です。

製作に必要なもの

FPGA 基板
- CQ 出版ディジタル・デザイン・テクノロジ No.1 （2,980円）の付録として FPGA 基板が添付されています。 FPGA に Lattice LFXP2-5E-5TN144C を使っています。ちなみに、LFXP2-5E-5TN144C の単体価格は1,200～1,700円です。（2012年6月現在）これに基板と最小限の部品が付いているので本代くらいにはなってしまうような気がします。従って、FPGA 基板のオマケに本が付いてくるとも言えます。
- 2009年4月8日発売の技術雑誌ですが、調べるとまだ購入できるようです。購入は上のリンクページを参照してください。(2012年6月現在)
- FPGA はロジックを書き込む必要がありますが、このツールも付録として DVD-ROM が添付されています。この他に通称 FPGA ケーブルと呼ばれる JTAG I/F ボードが必要です。これが敷居の高い原因です。
- FPGA 基板の回路図と説明が掲載されています。この FM チューナの解説記事もあります。
- 気楽に読める本ですが、FPGA の概要が記述されているだけであり、この本だけで FPGA を設計できるようにはなりません。「FPGA とは何だろう？」という疑問には応えてくれます。
FM チューナ基板と部品
- 設計者の林さんのご厚意でキットとして頒布されています。
- FPGA FM Stereo Tuner のページから購入できます。表面実装部品（SMD）実装済み基板と必要な部品一式が送料込み18,000円でした。
- 基板の材質はガラスエポキシで湿度に強いです。配線パターンの厚みも良好で半田付けの熱に強いです。
- FPGA 基板とチューナ基板の結合部の PCB コネクタですが、私と林さんの場合、FPGA 基板側をピンフレーム (メス)、チューナ基板側をピンヘッダ (オス) を標準にしています。
AC アダプタ
- センタ＋, 2.1mm プラグで電圧 5V, 電流 450mA 以上の AC アダプタ型電源が必要です。
- アキバの秋月電子通商で600円で販売されている GF12-US0520 としました。入力 AC100～240V 50/60Hz, 出力 DC5V 2A です。

構成

右の図がチューナの論理構成図です。
- BPF から高周波増幅までがアナログです。これ以降は DSP 処理によるデジタルです。
- FM 受信周波数から直接 0Hz 化する DC (Direct Conversion) です。
- ZeroIF ・・・ IF 増幅部がありません。
- A-D 変換後に SIN 波、COS 波をミキシングして正確に90度位相がずれた I-Q 信号を作成します。
  - I-Q 信号を使って直交検波（クォードラチュア検波）します。
  - 従来のクォードラチュア検波は、90度位相がずれた信号を作成するのにコイルとコンデンサによる同調形位相器を使っており、温度変化などで簡単に位相が狂ってしまう難点がありました。
  - 完全無調整の理想クォードラチュア検波器として動作します。
- 上記の記述に対して設計者の林さんからコメントをいただきましたので、正確性を期すために掲載します。
  - FM 検波の方式を「クォードラチュア検波」と書かれていますが、正確にはクォードラチュア検波とは異なるかもしれません。
  - クォードラチュア検波は、FM 変調信号の中心周波数（通常は10.7MHz）で90度位相が回転する回路を用意し、この移相回路の入力と出力を掛け算することで復調信号を得ます。位相回路の位相変化量が 10.7MHz からの周波数偏移にうまく直線性良く変化することを利用しています。
  - FPGA チューナの FM 検波は、受信信号を中心周波数 0Hz に変換したのち、その信号の瞬時（768kHzサンプリング）の位相を CORDIC という古くからあるアルゴリズムで計算し、その位相の変化率（差分）を計算して周波数の情報に変換します。
  - クォードラチュア検波では、位相を周波数に応じてシフトする素子（位相器、検波コイル）が存在しますが、この、直接、瞬時位相を計算する方法では、この位相器が存在しません。
  - ここまで書いて、確かにクォードラチュア検波同様に I-Q 信号が必ず90度の位相差を持っていることは間違いないので、クォードラチュア検波と呼んでもいいかもと思いました。
  - ただ、I-Q 信号は常に90度の位相差がありますが、２つのチャンネルの信号の瞬時値はいろいろな値をとりますので、これを X-Y として ATAN(Y/X) を計算して瞬時位相を求め、これを微分して周波数情報にしていて、乗算の演算をしているわけではありません。
  - FM 検波方式としては「CORDIC による直接位相計算から周波数情報を計算する方式」ということかなと思っています。
右の図は MPX 部の論理構成です。
- 構成は PLL MPX の考え方と全く変わりません。
- デジタル演算で処理するので、従来型チューナで必要だった PLL 位相調整とセパレーション調整が不要です。
- 完全無調整の理想 MPX として動作します。
右の図は全体回路図です。
- 右の図をクリックすると pdf の回路図が見れます。
- FM チューナを構成する大部分が FPGA に押し込まれているのでシンプルに見えます。
主な使用 IC
- BB PCM1781 ・・・ 24-Bit, 192-kHz Sampling, Enhanced Multilevel, Delta-Sigma, Audio Digital-to-Analog Converter
- Lattice LFXP2-5E ・・・ FPGA (Field Programmable Gate Array)
- Linear Technology LT1963ES8-3.3 ・・・ 1.5A, Low Noise, Fast Transient Response LDO Regulators
- Mini-Circuits ERA-3 ・・・ Monolithic Amplifiers 50Ω Broadband DC to 8 GHz
- NS ADC14C080 ・・・ 14-Bit, 65/80 MSPS A/D Converter
- TI LC14A ・・・ Hex Schmitt-trigger Inverters

調整

写真の FM/AM 標準信号発生器 Panasonic VP-8175A (以下 SSG)、 FM Stereo 信号発生器 MEGURO MSG-2170、周波数カウンタ ADVANTEST TR5822 を使って調整します。

調整と言っても RF 同調部だけです。

私は 79.5/80.0/81.3/82.5MHz を受信するので、79.5～82.5MHz のちょうど中間の 81.0MHz に同調させました。

手順	SSG周波数	SSG出力	調整箇所	TP 及び調整値	備考
1	81MHz	60dB 変調 : OFF	T101 T102 T103 T104	C114とT201の接続点波形 = 最大	オシロスコープで観測

使ってみました

外観
- 外観からは、これが FM 専用チューナとはとても思えません。
- 10cm×10cm の基板でビックリするほど小さいです。これが従来の常識を覆す性能があるのに驚きます。
- アナログ出力以外に S/PDIF 出力 (光デジタル) があります。 S/PDIF 出力のあるチューナに触るのは初めてです。
接続
- 我が家の場合、90dBf 以上の電波強度があります。直接つなぐと ADC オーバーレンジ表示（赤）が点灯したので 10dB ATT を入れました。
- 私は検聴システムにフルデジタルアンプを使っているので、 S/PDIF 出力 (光デジタル) 端子で接続しました。
受信周波数などの設定
- 右の図のように [受信周波数] [強制モノラル] [マルチパス検出モード] を設定することができます。
- [強制モノラル OFF] [マルチパス検出モード OFF] としました。
- [受信周波数] は4つ選択できます。ただし、RF 同調回路が固定なので±1.5MHz 以内を実用受信範囲と考え、以下の設定にしました。この場合、RF 同調周波数を 81.0MHz とします。
  1. 79.5MHz (Nack5)
  2. 80.0MHz (TOKYO FM)
  3. 81.3MHz (J-WAVE)
  4. 82.5MHz (NHK TOKYO)
- [受信周波数] の4つの選択値を変更するには FPGA の論理データ変更が必要になります。リコンパイルが必要です。従来型チューナのような自由度はありません。これも良い音を追求するための試練とお考えください。
受信帯域幅設定
- 右の図のように受信帯域幅を4段階に設定することができます。
- 従来型チューナでいう IF Band = Wide/Narrow 切換のようなものです。
- DSP チューナではフィルタ素子を使うことなく、論理計算式の変更だけで対応できるのが特長です。
- [Super Wide] [Wide] [Half] [Narrow] 相当の切換ができます。
- [Wide] 相当で 0.002% 以下の歪率が期待できる [198kHz] としました。
許容最大周波数偏移設定
- FM 放送は周波数偏移 75kHz の時が 100% 変調と決められていますが、実際の放送ではピーク時に 200% 近くの変調度になることが確認されています。これに対応するために、右の図のように許容最大周波数偏移を設定することができます。
- DAI はビット数が有限なので、許容最大周波数偏移を大きくするということは出力レベルを下げると同意です。（出力レベルを下げてピークに備えるみたいな。） (DAI : Digital Audio Interface)
- [139.6kHz] に設定して 139.6/75 = 186% 変調に備えます。
[アナログ出力左右入れ替え] と [DAI (S/PDIF) サンプリング周波数設定]
- アナログ出力左右入れ替え
  - アナログ出力端子を背面になるよう設置した場合、L/R の位置が標準と逆になってしまいます。これを標準位置に合わせる機能です。
  - この機能を ON にする場合は、L/R コネクタ (色が違う。) を反対に付ける必要があります。
- DAI (S/PDIF) サンプリング周波数設定
  - DAI (S/PDIF) サンプリング周波数を 48/96/192kHz のいずれかに設定します。
FM 受信
- 一聴して S/N が良いのが判ります。クセのない滑らかな音です。アナウンサーが私の目の前で話していると錯覚します。音がリアルです。
- 重低音が出ています。従来型チューナでは低域を伸ばすのが困難ですが、本機では自然に出ている感じです。
- セパレーションと音の分解能が抜群です。 無調整で 60dB 以上のセパレーション (100～10,000Hz) が獲得できます。素晴らしいです！！！チューナの調整をやったことのある方なら判ると思いますが、従来型チューナではセパレーションを安定的に維持することが困難です。
- ダイレクトコンバージョン方式なので、アナログ OSC のような不安定性がありません。問題は受信周波数を変更するには FPGA データ書換が必要と、面倒なことです。これも良い音を追求するための試練です。
- 調整が必要なのは RF 同調だけで、歪率調整やセパレーション調整などは無調整です。経年変化に非常に強いです。無調整で高性能が得られることから、マトモな測定器を持たない方でも再現性が高く、アマチュアにピッタリではないかと思います。
- できるだけ S/PDIF 出力 (光デジタル) 端子接続で使いましょう。 DSP チューナのメリットが発揮できます。
- S/PDIF 出力 (光デジタル) を BEHRINGER SRC2496 で調べると、[COPY-LED：消灯] [ORIG-LED：点灯] となっており、SCMS コピープロテクトが掛かっておらず、常にデジタル録音可能です。
- このチューナを使ってしまうと従来型チューナが古典的に思えてしまいます。 魔性のチューナ です。
- 優れた性能と音質が2万円程度で獲得できるのです。 超お奨め！！！
ちょっとした改善提案
- 同調コイル群の近くに X'tal OSC モジュールがありますが、これが結構発熱して同調コイルに影響を与えます。同調コイルは熱で簡単に同調周波数がズレます。同調コイルを熱を受けない位置に移動したほうがよいです。
- [RF 同調増幅部] は 5V で動作しています。電圧ピークの余裕がない心配があります。 12V 対応があれば良かったと思います。
  - ひょっとしたら問題ないのかもしれない。 FM 変調なので RF 部の振幅（すなわち AM 成分）は無関係であり、むしろ積極的にオーバーさせて AM 成分はカットしたほうが良い。従来型チューナでいう IF 部のリミッタ回路のようなもの。こう考えると、なぜ ADC オーバーレンジ検出があるのか不思議。設計者の見解求む。
  - [DAC 部] も 5V で余裕がないように見えますが BB PCM1781 の電源電圧は 5V が標準なんですね。最大出力電圧は DAC 自身が判っているので問題が出ないようになっていて大丈夫でしょう。

受信周波数変更の方法

受信周波数を変更するには FPGA 設計ソースを変更してコンパイルし、回路情報ファイル (.jed) を作成する必要があります。本機では 受信周波数変更を可能にするため FPGA を使っている とも言えます。受信周波数対応のソース変更について記述します。
埼玉県越谷対応の 79.5/80.0/81.3/82.5MHz が受信できる FPGA ソースは FM_Tuner_NS_r24_koshigaya.zip です。 FPGA への書込データはこの中にある FM_Tuner_NS_r24.jed です。

例として、79.5/80.0/81.3/82.5MHz 受信に対応する方法を述べます。

top.vhd の一番最後の記述を以下のようにします。

-- Receiving Frequency Setting

process(XRF)
variable tmp : std_logic_vector(1 downto 0);
begin
	tmp := not XRF;
	case tmp is
        when "00"   => FREQ <= X"140AAAA";	--  5.772/ 79.5MHz @ Fs=73.728MHz
        when "01"   => FREQ <= X"15C71C7";	--  6.272/ 80.0MHz @ Fs=73.728MHz
        when "10"   => FREQ <= X"1A4AAAA";	--  7.572/ 81.3MHz @ Fs=73.728MHz
        when others => FREQ <= X"1E75555";	--  8.772/ 82.5MHz @ Fs=73.728MHz
    end case;
end process;

計算式は以下です。 79.5MHz を受信するには FREQ = 268435456×(79.5-73.728)／73.728 = 21015210 = 140AAAAh とします。

3項のようにすれば受信周波数を変更することができます。 Exel で 76.0～108.0MHz 間での受信周波数定数表を作成しました。この表を見てソース変更します。エンファシスが、日本では 50uS、アメリカでは 75uS と違うので海外バンドで使う時はディエンファシス時定数の変更も必要です。

ケースに入れました・・・ズボラ加工

使っていて、裸基板では電気的に心配、周波数切換が面倒と思うようになりました。そこでケースを買ってきて手間暇を大幅に省力化した ズボラ加工 で基板をケースに実装しました。ズボラなのでケース加工は約2時間です。
フロントパネルです。
- ケースは TAKACHI SY-150A を使いました。フロントパネルおよびリアパネルが外せるので加工しやすいです。私のお奨めです。
- デザインも測定器ぽくって良いと思います。お値段は840円と安いです。
- 左側に [POWER (緑)] [ADC オーバーレンジ (赤)] ランプを配置しました。
- 右側に [周波数選択] ツマミを配置しました。
- 私の使い方ではこれだけで十分です、中心部が空いているのは将来的にスイッチ追加などを考慮してのことです。
リアパネルです。
- 基板の端子をそのまま出しました。
- F 端子はリア側に移動しました。
- アマチュアでは加工精度を出すのが難しいため、シャーシパンチで少し大きめの穴を開けて端子を外部に出すことにしました。
- リーマで綺麗な穴を開けるのは無理ですが、シャーシパンチではプロ並みの綺麗な穴が開けられます。
- RCA 端子の L/R が通常と左右反対なのがちょっとご愛嬌です。
見る角度を変えてみました。
- 格好イイでしょ！！！
- 何者か判らない怪しさもあります。
内部の様子です。
- 内部に余裕がありますが、ズボラ加工では大き目のケースのほうがラクです。別に超小型に作る必要性もありませんし。
- 元あった LED をピンヘッダに置き換えて、フロントパネルに表示を引き出しています。
- DIP-SW のうち周波数選択ビットを基板から直接引き出し、4接点3回路ロータリスイッチで4周波数を選択できるようにしました。 2回路しか使っておらず、1回路分は予備です。
- F 端子はリアパネル配置のほうが使いやすいので、コネクタケーブルでリア側に引き出しています。
- フロントパネル、リアパネル、基板が簡単に外せるのでメンテナンス性が良いです。
基板の固定
- 基板の固定には写真のような黒色のボス（シールで貼り付ける固定板）を使っています。
- これ、超ラクです。基板にボスを取り付けてからケースにペタンと貼るだけですから。
- ケース加工精度の悪さをボスの貼り付け位置で誤魔化す ことができます。ズボラ加工の頼もしい味方です。
- ボスと基板の間にスペーサを入れて高さを適度にしています。
- ボスには強力な接着力があるので、これでも十分な強度があります。

Full Coverage FPGA FM Stereo Tuner 同様の改造を実施

2014年9月28日、 Full Coverage FPGA FM Stereo Tuner 同様の改造を実施しました。
- 右の写真が改造後の内部です。シリアルケーブルは写真のように接続します。
- ハードウェア改造
  - 選局用ロータリスイッチを 4接点→12接点に交換しました。ダイオードエンコーダによる8局の選局ができます。 [Full Coverage FPGA FM Stereo Tuner] と同じです。
  - ただし、RF アンプは従来と変えておらず、BPF 化していないので、同調中心周波数から±1.5MHz 以内が実用受信範囲です。
  - 水晶クロックは 73.728MHz のままです。このため、受信可能周波数は 76.0～90.0MHz のままです。
- Configuration Data 改造
  - FPGA tuner Configuration Data を使って FPGA に書き込みました。 jed ファイルになっています。
  - 74の数字が入ったファイルが、この [FPGA FM Stereo Tuner] 用です。
  - 69の数字が入ったファイルは [Full Coverage FPGA FM Stereo Tuner] 用です。
改造により、ドキュメントが以下のように変わります。
- 接続および DIPSW 設定表
- ピンヘッダおよび LED/SW 設定表
改造による効果
- 受信周波数範囲以外は [Full Coverage FPGA FM Stereo Tuner] と同じになります。
- 76.0～90.0MHz の範囲で受信周波数を8つまで設定できるようになりました。
- ステレオセパレーションが向上 して 20Hz～15kHz で 80dB 以上が期待できます。
- S/PDIF 出力の分解能が24ビットに向上 しました。
- シリアル設定モードが追加 となり、全ての設定がシリアル通信で可能となりました。
- 詳細は Full Coverage FPGA FM Stereo Tuner での記述を参考にしてください。

改造後に使ってみました。

フレッツ TV の光ファイバーの FM 電波での受信結果は以下でした。

RF アンプは 81MHz 単一同調になっていますが、一応8局全部試してみました。

受信周波数 (MHz)	S メータ (dBf)	備考
76.1	55.5	実用レベルで受信可能
77.1	63.2	実用レベルで受信可能
78.0	25.0	アンテナが別系統のため受信不可
79.5	76.4	良好
80.0	77.1	良好
81.3	72.1	良好
82.5	22.0	アンテナが別系統のため受信不可
85.1	49.4	実用レベルで受信可能

S メータの値はシリアルモードにて FPGA tuner から取り込んだものです。
76.1/77.1/85.1MHz も実用的に受信できるのにビックリしました。
- 今まで試したこともなかったです。フレッツ TV の光ファイバーの FM 電波が非常に強力なことから受信できたのだと思います。
- 同調周波数が 81MHz より離れ過ぎているので、たぶん、セパレーションや高調波歪率の特性は乱れていると思います。

新しいファームは、Full Coverage 版で感じたと同じ、音質が改善されているように感じます。高域側の音の粒立ちというか解像度が良くなっています。

自分で FPGA へデータを書き込んでみたい

FPGA へのデータ書き込みラインを JTAG と言います。以下の4つの信号で FPGA とデータ入出力します。 (JTAG : Joint Test Action Group)

信号名 信号の方向

TDI (Test Data In) → FPGA

TDO (Test Data Out) ← FPGA

TCK (Test Clock) → FPGA

TMS (Test Mode Select) → FPGA
上記の他に TRST (Test Reset) という信号がありますが、オプション扱いで、今回の FPGA (Lattice LFXP2-5E) にはありません。
FPGA へデータを書き込むには Lattice LFXP2-5E では xxxxxxxx.jed というデータファイルを書き込みソフトを使って、パソコンから上記の JTAG ラインで送ればよいです。
書き込みソフトは Lattice 社提供で無償で使えるものがあり、パソコンとのインタフェース回路も公開されています。ですから、インタフェース回路を自作すれば安上がりです。

→ 問題はこの公開されたインタフェース回路がパソコンのパラレルインタフェースを要求すること！

今時のパソコンにはパラレルインタフェースが付いていませんよね・・・
そこで、特殊電子回路株式会社の J-Writer という JTAG プログラマを購入しました。送料・税込で10,290円でした。
- 私は FPGA 超初心者なので、うまく動作しない場合に何が悪いのか判断で困るので、まずは動作が保証されている物を使うべきと考えました。
- ユニバーサル JTAG プログラマで、XILINX, ALTERA, Lattice の FPGA/CPLD に対応しています。 (CPLD : Complex Programmable Logic Device)
- 付属ケーブルは「9pin コネクタ～バラピン」なので、今回の FPGA 基板にそのまま使用可能です。
- パソコンとは USB で接続します。
- プログラミングソフトはダウンロードという形で供給されます。
- 詳しくは J-Writer 取扱説明書をご覧ください。
- 実際に使ってみて、何の問題もなく FPGA に書き込みできました。
注意事項
- FPGA の JTAG ラインは過電圧に弱いです。静電気などの過電圧を加えてしまうと破損の可能性があります。
- FPGA 基板絡みの作業では、まずは人体の静電気を逃がします。水道蛇口か何かの金属部にタッチすればよいと思います。
- FPGA 基板に 10pin ピンヘッダを半田付けする必要がありますが、この時は、半田ゴテを接地してから実施します。
- FPGA 基板と J-Writer との接続は以下とします。 FPGA 基板とチューナ基板が結合されていることが前提です。
  1. チューナ基板のコネクタ類を全部外します。
  2. J-Writer 側の USB コネクタを外します。接続ケーブルの 9pin コネクタは接続したままでよいです。
  3. バラピンは、一番最初に黒色線の GND を FPGA 基板に接続します。
  4. 接続が終わったらチューナ基板の電源を入れ、J-Writer の USB コネクタを差し込むとプログラミングできる状態になります。
J-Writer での FPGA 書込方法
1. 上記の注意事項をよく読んで FPGA 基板と J-Writer を接続し、プログラミング可能状態にします。プログラミングソフトが正しくインストールされていることが前提です。
2. コマンドプロンプトから jwriter -detect を実行します。このコマンドは JTAG チェーン上のデバイスを検出します。以下の実行例のように FPGA デバイス LFXP2-5E が検出されれば正常です。このコマンドを何回か実施して、常に正しいデバイス検出がされることを確認します。これが不安定であると FPGA 書込が失敗します。
3. いよいよ FPGA 書込です。 jwriter -auto xxxxxxxx.jed のように回路情報ファイル (.jed) を指定してコマンド発行します。これで、消去・書込・ベリファイの一連の処理が実行されます。
4. 何もエラーが出なかったら完了です。
これで設計者の林さんから回路情報ファイル (.jed) をメール添付でいただくだけで、後は自分で FPGA 書き込みできるようになりました。

仕様その他

FPGA ファームは、前半の記事では FM_Tuner_NS_r24_koshigaya.zip ですが、[Full Coverage FPGA FM Stereo Tuner] 同様の改造を実施後は FPGA tuner Configuration Data の74の数字が入ったファイルです。
FM ステレオ・チューナの製作セミナー資料も理解に役立ちます。

[Full Coverage FPGA FM Stereo Tuner] 同様の改造前の仕様は以下です。改造後は Full Coverage FPGA FM Stereo Tuner の記事を参考にしてください。

項目	仕様
受信周波数設定	①76.0～90.0MHz のいずれか1周波数が標準 (RF 同調部が固定のため) ②RF 同調周波数±1.5MHz の範囲内であれば実用受信範囲 ③受信周波数を4つまで設定可能 (従来型チューナのプリセット相当)
受信帯域幅設定	以下の4設定が可能 (従来型チューナの IF Band 切換相当) ①236kHz (Super Wide) ②198kHz (Wide) ・・・隣接 400kHz 局分離用 [デフォールト設定] ③162kHz (Half) ④126kHz (Narrow) ・・・隣接 300kHz 局分離用
許容最大周波数偏移設定	①192.0/170.7/153.6/139.6/128.0/118.2/109.7/102.4/96.0/90.4/85.3/80.8/76.8/73.1/69.8/66.8 kHz に設定可能 ②139.6kHz がデフォールト ③出力レベルも同時に変わる
S/N 比 (80dBf 入力, A 補正)	82dB
高調波歪率	1kHz : 0.002% 10kHz : 0.002%
周波数特性	10～15,000Hz +0 -0.2dB
ステレオセパレーション	100Hz : 60dB 1kHz : 60dB 10kHz : 60dB
キャリアリーク	-110dB
S/PDIF サンプリングレート	48/96/192kHz のいずれか/20bit
アナログ音声出力	L/R ch. 入れ替え機能あり
入出力端子	①アンテナ端子 (F 端子) ②光デジタル音声出力 (S/PDIF) ③アナログ音声出力 (RCA ジャック×2) ④電源入力ジャック (2.1mm、センタ＋)
電源	DC5V 450mA
消費電力	2.25W 以下
外形寸法	100(W)×100(H)×35(D)mm (突起部分を含まず)
重量	117g
初期設計時期	2009年4月
製作費	21,580円 (FPGA 基板が付録の「CQ 出版ディジタル・デザイン・テクノロジ No.1」と AC アダプタを含む)

信号名	信号の方向
TDI (Test Data In)	→ FPGA
TDO (Test Data Out)	← FPGA
TCK (Test Clock)	→ FPGA
TMS (Test Mode Select)	→ FPGA